為了滿足快速增長的數(shù)據(jù)中心流量需求，靈活、低成本的400Gbit/s速率傳輸方案被相繼提出，并作為下一代數(shù)據(jù)中心互聯(lián)應(yīng)用的備選方案。為了支持400Gbit/s的速率傳輸，使用PAM調(diào)制的4通道x100Gbit/s傳輸方式可以降低收發(fā)機(jī)的設(shè)計(jì)復(fù)雜度和能量功耗。值得注意的是，相對于基于外部調(diào)制的馬赫-曾德調(diào)制器（MZM），使用電吸收光調(diào)制器（EML）、直接調(diào)制激光器（DML）的內(nèi)調(diào)制方案成本較低，設(shè)計(jì)也更為簡單。但是對于這些方面有兩方面的瓶頸限制了系統(tǒng)的性能：光電設(shè)備的調(diào)制帶寬限制和調(diào)制、解調(diào)過程中的非線性損傷問題。許多數(shù)字信號處理（DSP）方法被提出用以解決這兩種限制，例如判決反饋均衡、非線性沃爾泰拉均衡等，這些方案在接收端都需要很高的計(jì)算復(fù)雜度。

PAM4調(diào)制技術(shù)

由于400G技術(shù)的要求，需要應(yīng)用單通道56G或112G速率要求，但是56G/112G信號的通道損耗和反射引入代價(jià)太大，同時對通道串?dāng)_的容忍性極大降低，目前的NRZ技術(shù)很難突破單路56G傳輸速率。因此業(yè)界引入了PAM4技術(shù)進(jìn)行解決。

PAM4是PAM（Pulse Amplitude Modulation，脈沖幅度調(diào)制）調(diào)制技術(shù)的一種。調(diào)制方式包括基于DSP的數(shù)字DAC實(shí)現(xiàn)方法和基于模擬的Combine方法。主流的模擬方式可通過兩路NRZ信號進(jìn)行相加操作，數(shù)字方式則是基于高速DAC的方式進(jìn)行0/1/2/3電平的快速輸出。

如圖所示，PAM4通過四電平幅度調(diào)制，每個電平值可以承載2bit信息，代價(jià)是對噪聲更為敏感。如果我們觀察NRZ信號的眼圖，假設(shè)比特周期為T，幅度為A，那么信道帶寬為比特周期的倒數(shù)（1/T）。比特率越高，比特周期越小，信號帶寬越大。通常也會有信噪比（SNR）要求，這與信號幅度相關(guān)。從縱向看，眼圖張開的幅度越小，那么從接收端以固定的信噪比分辨出原始信號就更加困難。

PAM4原理示意圖

還有什么辦法可以成倍提高比特率呢？其中一種方法是將兩路比特流串行化。用一路56Gbit/s信道代替兩路28Gbit/s。于是在原來28Gbit/s速率的周期內(nèi)，現(xiàn)在速率達(dá)到56Gbit/s。從信號ML的眼圖可以看出，其幅度依然是A，但是周期變?yōu)門/2。如果將比特周期取倒數(shù)，得到信號帶寬2/T。A不變，即信噪比不變，但信號帶寬加倍。

我們需要一種在不增加帶寬的前提下成倍提高比特率的方案，這是PAM4的優(yōu)勢所在。PAM4的眼圖不同尋常，從縱向看有3只張開的眼睛和4個幅度，符號周期為T。但是每個眼睛的張開幅度為A/3，相應(yīng)的帶寬要求為1/T。這樣我們得到56Gbit/s信號，與28Gbit/s的單路信號M或L帶寬相同，但是信噪比與A/3相關(guān)，因此PAM4存在信噪比與信號帶寬的權(quán)衡。許多串行鏈路是帶寬受限的，因此很難通過縮短比特周期來提高28Gbit/s。但當(dāng)有信噪比承受空間時，犧牲一部分信噪比代價(jià)換取速率成倍提高的PAM4方案會是很好的選擇。

DSP技術(shù)

400G AOC里面非常重要的一部分是對信號恢復(fù)電路的設(shè)計(jì)。過去信號恢復(fù)采用CDR（時鐘與數(shù)據(jù)恢復(fù)）電路。在電-光轉(zhuǎn)換接口，高速串行信號經(jīng)過高損耗電路板導(dǎo)致信號質(zhì)量嚴(yán)重下降，通過PAM4 CDR對信號進(jìn)行恢復(fù)，從而得到低抖動的時鐘和數(shù)據(jù)。在電-光轉(zhuǎn)換接口，由于電光調(diào)制器的插入損耗以及光纖傳輸損耗等，光電探測器接收到的有損信號同樣需要CDR進(jìn)行數(shù)據(jù)恢復(fù)。

基于PAM4調(diào)制的DSP方案

然而在性能上CDR對于整個電路的提升遠(yuǎn)不及DSP。DSP就是高速數(shù)字處理芯片，除了提供CDR能提供的數(shù)字時鐘恢復(fù)功能之外，還可以對AOC產(chǎn)品進(jìn)行色散補(bǔ)償操作，去除噪聲、非線性等干擾因素。受限于光模塊的封裝體積，400G AOC的平行路數(shù)不會很多，再加上電光器件帶寬局限，人們必須要提高單波速率。對于單波100G以上的應(yīng)用來說，目前的發(fā)送端電驅(qū)動芯片與光器件都達(dá)不到50GHz以上的帶寬，因此在發(fā)送端相當(dāng)于引入了低通濾波器，在時域上的表現(xiàn)就是碼間干擾。

以單波100G PAM4的應(yīng)用為例，帶寬不足的調(diào)制器件會讓其信號的眼圖眼寬變得很小，基于過去模擬PLL的時鐘恢復(fù)無法找到最佳采樣點(diǎn)而使得接收機(jī)無法恢復(fù)出正確的信號。而引入DSP之后，可以在發(fā)送端直接對信號進(jìn)行頻譜壓縮，而接收端在通過自適應(yīng)的FIR濾波器對信號進(jìn)行恢復(fù)，用這種方法可以把調(diào)制/接收器件中不可控的模擬帶寬影響變成已知的數(shù)字頻譜壓縮，降低對光器件帶寬的需求。

總的來說，相比于CDR電路，使用DSP方案的400G產(chǎn)品在功耗和成本上偏高，但是其處理信號的能力更加優(yōu)異，主要表現(xiàn)為電口適配能力強(qiáng)，光電性能好等。

小結(jié)

以上便是400G AOC產(chǎn)品的核心技術(shù)——PAM4和DSP技術(shù)。PAM4技術(shù)克服了56G速率下傳統(tǒng)NRZ調(diào)制的疲軟能力，在不增加帶寬的情況下將比特率速率翻倍；但是PAM4犧牲了信噪比，使得400G AOC產(chǎn)品對噪聲更加敏感，DSP芯片的引入正好彌補(bǔ)了PAM4技術(shù)相應(yīng)的劣勢。

當(dāng)然PAM4技術(shù)的引入給400G產(chǎn)品的測試帶來了極大的挑戰(zhàn)（詳細(xì)內(nèi)容可查看“如何對400G光模塊進(jìn)行一致性測試？”），BER和TDECQ成了PAM4系統(tǒng)的關(guān)鍵參數(shù)。而另一個問題在于模塊與設(shè)備電口的對接需要設(shè)備端和模塊端共同調(diào)節(jié)，不同設(shè)備由于內(nèi)部走線、連接器等環(huán)境不同，對應(yīng)的調(diào)節(jié)參數(shù)也不同。所有的PAM4產(chǎn)品都處于大規(guī)模應(yīng)用的前夕，基本上都會存在兼容性問題；而DSP方案由于其功耗和成本問題令工作者頗為躊躇。相信在研究人員的努力下，隨著新材料的應(yīng)用，400G AOC產(chǎn)品將會有一個更適合的技術(shù)方案。

易飛揚(yáng)400G AOC的電眼圖

憑借傳統(tǒng)優(yōu)勢的VCSEL工藝平臺，易飛揚(yáng)（Gigalight）在AOC有源光纜的研發(fā)上一直走在行業(yè)前沿位置，并于去年深圳光博會上展出了基于PAM4調(diào)制的400G AOC樣品。若想了解更多關(guān)于易飛揚(yáng)的光模塊產(chǎn)品，可訪問我們的官網(wǎng)：wzyml.cn