一、CDR組成及工作原理（基于NRZ信號）

隨著光通訊的發(fā)展，信號的傳輸速率也越老越高，為了保證信號傳輸?shù)馁|(zhì)量，傳輸之后盡量減小失真，引入了CDR的技術(shù)，將信號在接收端再生出來。CDR： 時鐘數(shù)據(jù)恢復(fù)（Clock Data Recovery）。時鐘數(shù)據(jù)恢復(fù)主要完成兩個工作，一個是時鐘恢復(fù)，一個是數(shù)據(jù)重定時，也就是數(shù)據(jù)的恢復(fù)。時鐘恢復(fù)主要是從接收到的 NRZ碼中將嵌入在數(shù)據(jù)中的時鐘信息提取出來。通常 CDR 是一個有振蕩器的反饋環(huán)路，通過環(huán)路調(diào)節(jié)振蕩時鐘的相位來跟蹤輸入數(shù)據(jù)中的嵌入時鐘。為了找到時鐘信息，一般采取的辦法是邊沿檢測技術(shù)。為了確定最終的采樣時鐘相位，CDR 中還必須有相位誤差檢測電路。

數(shù)據(jù)經(jīng)過CDR恢復(fù)的時鐘再生以后，變成理想信號。這個時鐘是怎么恢復(fù)出來的，這個也就是CDR的核心部分，即鎖相環(huán)PLL。

鎖相環(huán) ：由鑒相器（PD）、低通濾波器和壓控振蕩器（VCO）組成。

圖1：鎖相環(huán)

鑒相器PD（phase detector / phase comparator）有兩個輸入，分別是數(shù)據(jù)輸入信號和壓控振蕩器VCO的輸出時鐘信號，在二者相位差（或頻率差）不是很大的情況下，鑒相器PD的輸出與輸入數(shù)據(jù)和內(nèi)部時鐘之間的相位差成正比的電壓。鑒相器PD的輸出為模擬信號，其通過低通濾波器的積分，以電壓的形式進入壓控振蕩器VCO，壓控振蕩器VCO的輸出頻率是隨其輸入電壓的改變而改變。

由于其反饋特性，鎖相環(huán)將誤差電壓驅(qū)動為零，將恢復(fù)的時鐘對準輸入數(shù)據(jù)眼的中心進行重定時。以電壓的形式控制VCO的輸出頻率，這個過程就是一個電壓反饋回路：

1）當時鐘頻率低于輸入信號頻率時，電壓越來越大（PWM占空比增大，高電平占比增多），VCO輸出頻率提高，時鐘加快；

2）當時鐘頻率高于輸入信號時候，電壓越來越小（PWM占空比減小，低電平占比增多），VCO輸出頻率減小，時鐘減慢；

通過以上兩個過程，實現(xiàn)動態(tài)平衡，最終VCO輸出的頻率鎖定（等于）輸入信號的頻率。

PLL實際上是一負反饋系統(tǒng)，只要輸入信號在正常范圍內(nèi)，輸出信號在"一定時間"內(nèi)都能跟上。輸入信號發(fā)生變化后，輸出信號跟蹤輸入信號的過程稱之為捕獲。輸出信號跟蹤完畢時稱之為鎖定（Lock）；輸入信號變化過快導(dǎo)致輸出信號無法跟蹤時稱為失鎖（Loss of lock）。

利用本地產(chǎn)生的時鐘對數(shù)據(jù)采樣，判斷數(shù)據(jù)bit的邊沿，用過PLL（鎖相環(huán)）將時鐘邊沿與其對其，從而實現(xiàn)與數(shù)據(jù)同頻同相色時鐘恢復(fù)；然后利用時鐘對輸入數(shù)據(jù)進行采樣，使其實現(xiàn)最高的輸入信噪比，把采樣結(jié)果作為已恢復(fù)數(shù)據(jù)輸出。

二、PAM4的CDR

PAM4 CDR相對于NRZ信號的CDR而言，其基本原理差不多，都是依據(jù)PLL實現(xiàn)時鐘鎖定，但其設(shè)計難度增大很多，體現(xiàn)在： 首先，高速多幅度信號的量化，PAM4 信號與 NRZ 信號相比，對信噪比和電路的線性度要求很高，在對 PAM4 信號進行量化時，需要 3個閾值，由于每級信號間的幅度降低為NRZ 信號的三分之一，那么對于閾值的偏差容限也降低了很多，如何準確地選擇合適的閾值是一個難點。此外，由于PAM4 信號具有確定性抖動，對于高速信號而言，采樣時鐘的窗口變小，對時鐘抖動的要求提高，增加了時鐘鏈路的設(shè)計難度。其次，PAM4 信號中多種幅度轉(zhuǎn)換類型下的時鐘和數(shù)據(jù)對齊。PAM4 信號跳變發(fā)生在LEVEL0、LEVEL1、LEVEL2、LEVEL3之間的12種電平轉(zhuǎn)換模式，遠多于 NRZ 信號的2 種（一個上升沿和一個下降沿），在進行時鐘數(shù)據(jù)邊沿對齊時，其復(fù)雜度會增大很多。

圖2：PAM4和NRZ眼圖

PMA4 CDR的時鐘提取和數(shù)據(jù)恢復(fù)，下圖為PAM4 CDR結(jié)構(gòu)。

圖3：PAM4 CDR結(jié)構(gòu)

1、PAM4的時鐘提取

1）串并轉(zhuǎn)換，將25 GBaud的PAM4信號轉(zhuǎn)成4路并行的6.25 GBaud PAM4信號，并行化的好處是降低每路的波特率（速率），讓PLL更容易捕捉頻率和相位，也會獲得更好的抖動性能。

2）PD的核心部分是其前端電路 （PD-FE），它由并行的3 條數(shù)據(jù)通路和1條邊沿通路構(gòu)成，而每條通路均包含了1個判決器。PD-FE中除3位判決器之外通過一種新型的積分器，用來實現(xiàn)前述相鄰數(shù)據(jù)的積分，并據(jù)此給出調(diào)節(jié)時鐘相位的超前（DN） /滯后（UP）信號，進而控制鎖相環(huán)路中的CP對環(huán)路濾波器（LPF）充放電流，閉環(huán)調(diào)節(jié)時鐘相位。

2、PAM4的數(shù)據(jù)恢復(fù)

1） NRZ的數(shù)據(jù)恢復(fù)比較簡單，只有一個判決門限，判決門限之下，恢復(fù)的數(shù)據(jù)就是0，判決門限之上，恢復(fù)的數(shù)據(jù)就是1。而PAM4需要有3個判決門限電平，分別是Thres+，0，Thres-。經(jīng)過判決后，就知道信號是+3電平，+1電平，-1電平還是-3電平，再經(jīng)過PAM4譯碼器，形成2路NRZ的MSB和LSB。

2） 2路MSB和LSB分別進行串行處理，得到兩路25Gb/s NRZ的MSB和LSB。

3） ?MSB和LSB再經(jīng)過一個Combiner合成一路25GBuad PAM4信號，從而完成了數(shù)據(jù)恢復(fù)。

三、CDR的應(yīng)用

采用時鐘與數(shù)據(jù)恢復(fù)（CDR）電路從高損耗的信號里恢復(fù)出高質(zhì)量的數(shù)據(jù)，再通過驅(qū)動電路將數(shù)據(jù)加載到光波上。在電-光轉(zhuǎn)換接口，高速串行電信號經(jīng)過高損耗電路板導(dǎo)致信號質(zhì)量嚴重下降，通過 PAM4 CDR 對信號進行恢復(fù)，得到低抖動的時鐘和數(shù)據(jù)。在光-電轉(zhuǎn)換接口，由于電光調(diào)制器的插入損耗及光纖傳輸損耗等，光電探測器接收到的有損信號同樣需要 CDR 進行數(shù)據(jù)恢復(fù)。在使用CDR時，需要注意以下幾點：

1）CDR的工作都是有一定的頻率范圍的，CDR在此頻率范圍是處于正常工作的狀態(tài)，但是因為這個頻率是由內(nèi)部晶振的部分倍頻而來，所以在CDR?工作的頻率的整數(shù)分頻倍，如果設(shè)置CDR auto bypass?，CDR?也是會處于鎖定的工作狀態(tài)。

2） CDR的恢復(fù)能力是比較強的，在CDR之前的眼圖完全沒有辨識度的情況下，CDR也是能夠恢復(fù)的，所以就存在著一種情況，噪聲比較大的時候，CDR也有可能從噪聲中恢復(fù)出時鐘進行鎖定。

3） CDR的另一個重要的指標就是鎖相環(huán)的帶寬，帶寬寬，信號越容易鎖定，輸入抖動容限大，但是輸出抖動也會大；帶寬窄，輸出抖動小，但是信號輸入抖動容限小，容易失鎖。