作為介于100G和400G的中間選項，200G光互連解決方案擁有令人驚嘆的實力，能夠幫助云數(shù)據(jù)中心應對嚴峻挑戰(zhàn)，以靈活可擴展的規(guī)模和成本實現(xiàn)更快的光互連。

目前的200G光互連有兩種主流方案，分別是200G QSFP-DD（8*25G NRZ）和200G QSFP56（4*50G PAM4）解決方案。其中分別運用了全模擬架構和主流數(shù)字信號處理器 (DSP) 方案，他們有什么區(qū)別呢？

200G QSFP56（4*50G PAM4）DSP解決方案

由于電光器件帶寬局限，為節(jié)省光纖用量，提高單波速率要求，實現(xiàn)4*50G光互連，是200G光互連的解決方案之一。但是56G信號的通道損耗和反射引入代價太大，同時對通道串擾的容忍性極大降低，目前的NRZ技術很難突破單路56G傳輸速率，因此業(yè)界引入了PAM4技術進行解決。

PAM4克服了56G速率下傳統(tǒng)NRZ調(diào)制的疲軟能力，在不增加帶寬的情況下將比特率速率翻倍。但是PAM4犧牲了信噪比，使得產(chǎn)品對噪聲更加敏感，DSP芯片的引入正好彌補了PAM4技術相應的劣勢。

DSP就是高速數(shù)字處理芯片，除了提供CDR能提供的數(shù)字時鐘恢復功能之外，還可以進行色散補償操作，去除噪聲、非線性干擾等因素，還原從發(fā)射端發(fā)出的200G信號。它還支持高階調(diào)制格式以提高頻譜效率，能夠解決器件及信道傳輸效應，處理信噪比問題。

引入DSP之后，可以在發(fā)送端直接對信號進行頻譜壓縮，而接收端在通過自適應的FIR濾波器對信號進行恢復，用這種方法可以把調(diào)制/接收器件中不可控的模擬帶寬影響變成已知的數(shù)字頻譜壓縮，降低對光器件帶寬的需求。

DSP的功耗和成本問題

但是DSP在提升了性能的同時增加了功耗。由于DSP引入了DAC/ADC與算法，其功耗一定高于傳統(tǒng)基于模擬技術的CDR芯片。目前基于16nm的DSP解決方案的400G OSFP/QSFP-DD的設計功耗在12W左右，無論對于模塊本身或是未來交換機的面板熱設計都是巨大挑戰(zhàn)。另外成本永遠是數(shù)據(jù)中心和5G運營商們關心的話題，與傳統(tǒng)光器件不同，對于DSP芯片來說，因為是基于成熟的半導體工藝，在海量應用的支撐下，可以預期較大的芯片成本下降空間。

200G QSFP-DD（8*25G NRZ）全模擬架構解決方案

相比于200G QSFP56（4*50G PAM4）DSP解決方案，以200G QSFP-DD采用的8x25G NRZ調(diào)制方式，雖然增加了光纖使用量，但是可以靈活地利用全模擬架構。全模擬光互連的延時僅為DSP解決方案的千分之一，這是以最快速實現(xiàn)系統(tǒng)和網(wǎng)絡性能的關鍵優(yōu)勢。

當數(shù)據(jù)吞吐率從100G增加到200G，甚至更高的時候，考慮到錯誤傳輸?shù)綌?shù)據(jù)流產(chǎn)生的連鎖后果，信號完整性是一個關鍵的性能標準。在沒有DSP的情況下，200G之所以能夠保持最佳信號完整性，很大程度上歸功于時鐘數(shù)據(jù)恢復 (CDR) 器件的持續(xù)改進以及背后的基礎信號調(diào)理技術。全模擬200G模塊中部署的最新一代模擬CDR證明了它能夠?qū)崿F(xiàn)極低的誤碼率 (BER) 以及比1E-8前置糾錯 (Pre-FEC) 更出色的性能，整體上與DSP 200G模塊相當。

在沒有DSP的情況下，全模擬200G光模塊消耗的能量要低得多，而且發(fā)熱量也顯著減少。相比之下，DSP模塊的時鐘輸入操作可能會高出2-3W。這聽起來不是很多，但如果把數(shù)據(jù)中心的數(shù)千個光模塊的功耗代損耗加起來，最終的數(shù)字將十分驚人。在這種情況下，每個模塊節(jié)省2-3W的功耗，對運營成本和冷卻效率的優(yōu)化極為有利。在器件層面，全模擬200G模塊的簡化設計減少了總體元件數(shù)量，避免了DSP開發(fā)和實施的開支。

易飛揚采用DSP及全模擬200G模塊架構，照亮了通往100G以上、高速、低成本高效益的連接之路，擁有業(yè)界陣容完備的200G光互連產(chǎn)品線。